[ 광대역 PLL 설계 ] ADF4351 Based PLL Source 설계 (35MHz ~ 4400MHz)

안녕하세요.
하나의 프로젝트로 광대역의 PLL Source를 설계해보는 과정을 기술해보겠습니다. 회로설계부터 펌웨어 설계, 검증까지 모두 진행해 보겠습니다.

대부분의 내용을 ADF4351 DataSheet를 기반으로 설명을 합니다. ADF4351 DataSheet를 함께 보시는 것을 추천합니다.

기술의 진보에 따라 PLL IC의 사양이 좋아짐에 따라 하나의 IC에서 광대역 주파수의 신호를 만들어 내는 제품이 많아 졌는데 이번 프로젝트에서 활용할 제품은 35MHz에서 4400MHz 신호를 만들어 낼수 있는 Analog Deviec의 "ADF4351" 제품입니다.

※1. Specification (사양, 특징)

주요 스펙만 확인해 보겠습니다.

(1) Power Supplires : 입력 전압(AVDD)이 3.0[V]에서 3.6[V] 사이가 되어야 합니다.

(2) RF OUTPUT CHARATERISTICS: VCO Output Frequency는 2200에서 4400이고 Minimum VCO Output Frequency는 34.375입니다. 이것은 VCO를 통해 2200MHz에서 4400MHz의 주파수를 만들어 낼수 있고 Divid를 통해 최소 34.375의 주파수의 신호까지 출력해 낼수 있음을 의미하여 최종적으로 34.375MHz~4400MHz의 신호를 만들어 낼 수 있습니다. 이때 34.375의 소수점자리를 올림하여 35MHz부터 사용할수 있는 것으로 표현 및 실제 사용하는 것입니다.

(3) Output Power: -4[dBm], -1[dBm], 2[dBm], 5[dBm]의 4가지 Power 크기로 신호 출력이 가능합니다. 이때 주의해야 할 점은 -4[dBm]~5[dBm]이 아니라 -4, -1, 2, 5[dBm] 특정 4가지 출력을 출력한다는 것과 IC칩에서 해당 크기로 출력을 하지만 PCB에서 출력하기 이전 필터이나 커넥터 등에 의해 출력은 감소하게 되기에 5[dBm]으로 출력하기로 설정한다고 해서 5[dBm]으로 출력되지 않고 적은 크기로 출력됩니다.

※2. 기능

ADF4351 내부의 레지스터 값을 변경함으로써 다음 기능을 수행 할 수 있습니다.

(1) Output frequency range: 35 MHz to 4400 MHz <=> 출력 주파수 범위: 35 MHz에서 4400 MHz
: 이 RF PLL 소스는 35 MHz부터 4400 MHz까지의 주파수 범위를 생성할 수 있습니다. 이는 광대혁 주파수를 만들어 낼수 있음을 의미합니다.

(2) Fractional-N synthesizer and integer-N synthesizer <=> 프랙셔널-N 및 인티저-N 신디사이저
: 이 PLL 소스는 두 가지 유형의 주파수 합성 방식을 지원합니다. 프랙셔널-N 신디사이저는 주파수를 더 세밀하게 조정할 수 있으며, 인티저-N 신디사이저는 정수 배수의 주파수를 생성합니다.

(3) Low phase noise VCO <=> 프랙셔널-N 및 인티저-N 신디사이저
: 이 PLL 소스는 두 가지 유형의 주파수 합성 방식을 지원합니다. 프랙셔널-N 신디사이저는 주파수를 더 세밀하게 조정할 수 있으며, 인티저-N 신디사이저는 정수 배수의 주파수를 생성합니다.

(4) Programmable divide-by-1/-2/-4/-8/-16/-32/-64 output <=> 프로그래머블 출력 분주기(1,2,4,8,16,32,64)
: 출력 주파수를 여러 단계로 나눌 수 있는 기능을 제공합니다. 분주비를 설정하여 원하는 주파수를 프로그래밍을 통 쉽게 조정할 수 있습니다.

(5) Typical jitter: 0.3 ps rms <=> 지터: 0.3 피코초 rms
: 신호의 시간적 불확실성을 나타내는 지터가 매우 낮습니다. 0.3 피코초 rms의 지터는 매우 정밀한 시간 제어를 의미합니다.

(6) Typical EVM at 2.1 GHz: 0.4% <=> EVM(에러 벡터 크기) at 2.1 GHz: 0.4%
: EVM은 신호 품질을 측정하는 지표입니다. 2.1 GHz에서 0.4%의 EVM은 매우 낮은 왜곡과 높은 신호 품질을 나타냅니다.

(7) Power supply: 3.0[V] to 3.6[V] <=> 공급 전아: 3.0V ~ 3.6V
: 이 장치는 3.0V에서 3.6V의 전압으로 동작하며, 1.8V 논리 신호와 호환됩니다.

(8) Logic compatibility: 1.8[V] <=> 논리 레벨: 1.8V
: 1.8V의 논리 레벨로 제어신호가 사용됩니다.

(9) Programmable dual-modulus prescaler of 4/5 or 8/9 <=> 프리스케일러(4/5 또는 8/9)
:듀얼 모듈러스 프리스케일러는 주파수를 나눌 수 있는 두 가지 모드를 제공합니다. 4/5 또는 8/9의 분주비를 선택하여 더 유연한 주파수 조정이 가능합니다.

(10) Programmable output power level <=> 프로그래머블 출력 전력 레벨
: 출력 신호의 전력 레벨을 조정할 수 있는 기능을 제공합니다. 이를 통해 다양한 응용 분야에서 최적의 출력 전력을 설정할 수 있습니다.

(11) RF output mute function <=> RF 출력 중단 기능
: 필요에 따라 RF 출력을 중단할 수 있는 기능이 있습니다. 이는 시스템 테스트나 특정 조건에서 신호 출력을 중지해야 할 때 유용합니다.

(12) 3-wire serial interface <=> RF 출력 음소거 기능
: 필요에 따라 RF 출력을 음소거할 수 있는 기능이 있습니다. 이는 시스템 테스트나 특정 조건에서 신호 출력을 중지해야 할 때 유용합니다.

(13) Analog and digital lock detect <=> 아날로그 및 디지털 락 감지
: PLL이 목표 주파수에 동기화되었는지(락 되었는지) 감지할 수 있는 기능을 제공합니다. 아날로그와 디지털 두 가지 방식으로 락 상태를 확인할 수 있습니다.

(14) Switched bandwidth fast lock mode <=> 스위칭 대역폭 빠른 락 모드
: 주파수를 빠르게 변경할 수 있는 모드입니다. 이 모드는 주파수 전환 속도를 높여 빠른 응답이 필요한 응용 분야에서 유용합니다.

(15) Cycle slip reduction <=> 사이클 슬립 감소
: PLL 동기화 과정에서 발생할 수 있는 사이클 슬립을 줄이는 기능입니다. 이는 안정적인 동기화를 유지하는 데 도움이 됩니다.

※3. Pin Function Descriptions (ADF4351 Pin 역할)

1. CLK (Serial Clock Input)

기능: 시리얼 클럭 입력. 데이터는 CLK 상승 엣지에서 32비트 시프트 레지스터로 클럭됩니다.
설명: 이 입력은 고임피던스 CMOS 입력으로, 시리얼 데이터 전송에서 클럭 신호 역할을 합니다.

2. DATA (Serial Data Input)

기능: 시리얼 데이터 입력. 시리얼 데이터는 MSB(최상위 비트)부터 로드되며, 세 개의 LSB(최하위 비트)는 제어 비트로 사용됩니다.
설명: 이 입력은 고임피던스 CMOS 입력으로, 시리얼 인터페이스를 통해 데이터를 전송받습니다.

3. LE (Load Enable)

기능: 로드 인에이블. LE에 High가 입력되 32비트 시프트 레지스터에 저장된 데이터가 세 개의 제어 비트에 의해 선택된 레지스터에 로드됩니다.
설명: 이 입력은 고임피던스 CMOS 입력으로, 데이터를 특정 레지스터로 로드하는 역할을 합니다.

4. CE (Chip Enable)

기능: 칩 인에이블. 이 핀이 로직 '0'이면 디바이스가 전원 다운되고, 차지 펌프가 3상태 모드로 들어갑니다. 이 핀이 로직 '1'이면, 전원 다운 비트의 상태에 따라 디바이스가 전원 업됩니다.
설명: 이 핀은 디바이스의 전원 상태를 제어합니다.

5. SW (Fast Lock Switch)

기능: 빠른 락 스위치. 빠른 락 모드를 사용할 때 루프 필터에서 이 핀으로 연결이 이루어져야 합니다.
설명: 빠른 주파수 락 기능을 활성화하기 위한 핀입니다.

6. VP (Charge Pump Power Supply)

기능: 차지 펌프 전원 공급. VP는 AVDD와 동일한 값을 가져야 합니다. 이 핀에 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 차지 펌프에 전원을 공급하며, 안정성을 위해 디커플링 커패시터를 사용합니다.

7. CPOUT (Charge Pump Output)

기능: 차지 펌프 출력. 활성화되면, 이 출력은 외부 루프 필터에 ±ICP를 제공합니다. 루프 필터의 출력은 내부 VCO를 구동하기 위해 VTUNE에 연결됩니다.
설명: 루프 필터에 신호를 제공하여 VCO의 주파수를 조정하는 역할을 합니다.

8. CPGND (Charge Pump Ground)

기능: 차지 펌프 그라운드. CPOUT의 그라운드 리턴 핀입니다.
설명: 차지 펌프 출력의 그라운드 리턴 경로를 제공합니다.

9. AGND (Analog Ground)

기능: 아날로그 그라운드. AVDD의 그라운드 리턴 핀입니다.
설명: 아날로그 회로의 그라운드 리턴 경로를 제공합니다.

10. AVDD (Analog Power Supply)

기능: 아날로그 전원 공급. 이 핀은 3.0V에서 3.6V 범위를 가지며, 가능한 가까이 디커플링 커패시터를 아날로그 접지면에 배치하십시오. AVDD는 DVDD와 동일한 값을 가져야 합니다.
설명: 아날로그 회로에 전원을 공급합니다.

11, 18, 21. AGNDVCO (VCO Analog Ground)

기능: VCO 아날로그 그라운드. VCO의 그라운드 리턴 핀입니다.
설명: VCO 회로의 그라운드 리턴 경로를 제공합니다.

12. RFOUTA+ (VCO Output)

기능: VCO 출력. 출력 레벨은 프로그래밍 가능합니다. VCO 기본 출력 또는 분할된 버전이 제공됩니다.
설명: 주파수 합성된 RF 신호를 출력합니다.

13. RFOUTA− (Complementary VCO Output)

기능: 보완 VCO 출력. 출력 레벨은 프로그래밍 가능합니다. VCO 기본 출력 또는 분할된 버전이 제공됩니다.
설명: RFOUTA+의 보완 신호를 출력합니다.

14. RFOUTB+ (Auxiliary VCO Output)

기능: 보조 VCO 출력. 출력 레벨은 프로그래밍 가능합니다. VCO 기본 출력 또는 분할된 버전이 제공됩니다.
설명: 추가적인 주파수 합성된 RF 신호를 출력합니다.

15. RFOUTB− (Complementary Auxiliary VCO Output)

기능: 보완 보조 VCO 출력. 출력 레벨은 프로그래밍 가능합니다. VCO 기본 출력 또는 분할된 버전이 제공됩니다.
설명: RFOUTB+의 보완 신호를 출력합니다.

16, 17. VVCO (Power Supply for the VCO)

기능: VCO 전원 공급. 이 핀은 3.0V에서 3.6V 범위를 가지며, 가능한 가까이 디커플링 커패시터를 아날로그 접지면에 배치하십시오. VVCO는 AVDD와 동일한 값을 가져야 합니다.
설명: VCO 회로에 전원을 공급합니다.

19. TEMP (Temperature Compensation Output)

기능: 온도 보상 출력. 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 온도 변화에 따른 보상 신호를 출력합니다.

20. VTUNE (Control Input)

기능: 제어 입력. VCO를 구동하기 위해 루프 필터의 출력이 이 핀에 연결됩니다.
설명: VCO의 주파수를 제어하는 데 사용되는 제어 전압 입력입니다.

22. RSET

기능: 이 핀과 그라운드 사이에 저항을 연결하여 차지 펌프 출력 전류를 설정합니다. RSET 핀의 기준 전압은 0.55V입니다. ICP와 RSET의 관계는 다음과 같습니다: ICP=25.5RSETICP = \frac{25.5}{RSET} 여기서, RSET = 5.1kΩ이면 ICP = 5mA입니다.
설명: 이 핀을 통해 차지 펌프의 출력 전류를 설정하여 PLL 성능을 조정할 수 있습니다.

23. VCOM

기능: 내부 보상 노드. 튜닝 범위의 절반에서 바이어스됩니다. 이 핀에 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 내부 회로의 안정성을 위해 보상 신호를 제공하는 핀입니다.

24. VREF

기능: 기준 전압. 이 핀에 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 내부 회로의 기준 전압을 제공합니다.

25. LD (Lock Detect Output Pin)

기능: 락 검출 출력 핀. 이 핀에서 로직 '1' 출력은 PLL이 락 상태임을 나타내며, 로직 '0' 출력은 PLL 락이 해제되었음을 나타냅니다.
설명: PLL이 목표 주파수에 동기화되었는지 여부를 확인할 수 있습니다.

26. PDBRF (RF Power-Down)

기능: RF 전원 다운. 이 핀에서 로직 '0'이면 RF 출력이 음소거됩니다. 이 기능은 소프트웨어로도 제어할 수 있습니다.
설명: RF 출력을 제어하여 필요 시 신호를 음소거할 수 있습니다.

27. DGND (Digital Ground)

기능: 디지털 그라운드. DVDD의 그라운드 리턴 핀입니다.
설명: 디지털 회로의 그라운드 리턴 경로를 제공합니다.

28. DVDD (Digital Power Supply)

기능: 디지털 전원 공급. DVDD는 AVDD와 동일한 값을 가져야 합니다. 이 핀에 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 디지털 회로에 전원을 공급합니다.

29. REFIN (Reference Input)

기능: 기준 입력. 이 CMOS 입력의 기준 임계값은 AVDD/2이고, DC 등가 입력 저항은 100kΩ입니다. 이 입력은 TTL 또는 CMOS 크리스털 발진기에서 구동될 수 있으며, AC 결합될 수 있습니다.
설명: PLL의 기준 주파수를 입력받는 핀입니다.

30. MUXOUT (Multiplexer Output)

기능: 멀티플렉서 출력. 멀티플렉서 출력은 락 검출 값, N 디바이더 값 또는 R 카운터 값을 외부에서 접근할 수 있게 합니다.
설명: 내부 상태나 특정 카운터 값을 외부에서 모니터링할 수 있는 핀입니다.

31. SDGND (Digital Σ-Δ Modulator Ground)

기능: 디지털 Σ-Δ 모듈레이터 그라운드. Σ-Δ 모듈레이터의 그라운드 리턴 핀입니다.
설명: 디지털 Σ-Δ 모듈레이터의 그라운드 리턴 경로를 제공합니다.

32. SDVDD (Power Supply Pin for the Digital Σ-Δ Modulator)

기능: 디지털 Σ-Δ 모듈레이터 전원 공급 핀. SDVDD는 AVDD와 동일한 값을 가져야 합니다. 이 핀에 가능한 가까이 디커플링 커패시터를 접지면에 배치하십시오.
설명: 디지털 Σ-Δ 모듈레이터에 전원을 공급합니다.

EP (Exposed Pad)

기능: LFCSP 패키지의 노출 패드는 반드시 GND에 연결해야 합니다.
설명: 패키지의 열 관리를 위해 노출 패드를 접지면에 연결하여야 합니다.

※4. 주파수 연산

PLL은 ADF4351 내부에 기록되어 있는 레지스터의 데이터를 통해 주파수를 만들게 됩니다. 이런 주파수는 단순하게 레지스터에 주파수 크기가 저장되고 출력되는 것이 아니라 특정 파라미터 값을 조합하여 연산을 통해 출력을 원하는 주파수로 연산합니다.

다음 과정을 따라와보세요.

RF N 디바이더와 관련된 내용과 INT, FRAC, MOD, R 카운터 간의 관계를 설명합니다. 이를 통해 출력 주파수를 원하는 값으로 설정할 수 있는 방법을 보여줍니다.

RF N Divider

RF N 디바이더는 PLL 피드백 경로에서 분주 비율을 설정합니다. 분주 비율은 INT, FRAC, MOD 값에 의해 결정되며, 아래 그림 17을 참조합니다.

INT: 정수 부분, 바이너리 16비트 카운터의 미리 설정된 분주 비율입니다. 4/5 프리스케일러에서는 23에서 65,535 사이, 8/9 프리스케일러에서는 75에서 65,535 사이의 값을 가집니다.
FRAC: 분수 분할의 분자, 0에서 MOD − 1 사이의 값을 가집니다.
MOD: 미리 설정된 분수 모듈러, 2에서 4095 사이의 값을 가집니다.

RF N 디바이더의 분주 비율 NN은 다음과 같이 표현됩니다:

INT, FRAC, MOD, and R Counter Relationship

INT, FRAC, MOD 값은 R 카운터와 함께 PFD(Phase Frequency Detector) 주파수의 분수 배수로 출력 주파수를 생성할 수 있게 합니다. 이를 통해 매우 세밀한 주파수 조정이 가능합니다.

RF VCO Frequency Equation

RF VCO 주파수 RFOUT\text{RFOUT}은 다음과 같은 식으로 계산됩니다:

여기서:

RFOUT\text{RFOUT}은 VCO(전압 제어 발진기)의 출력 주파수입니다.
INT\text{INT}는 16비트 바이너리 카운터의 미리 설정된 분주 비율입니다.
FRAC\text{FRAC}은 분수 분할의 분자입니다.
MOD\text{MOD}는 미리 설정된 분수 모듈러입니다.
fPFD\text{f}_{\text{PFD}}는 PFD 주파수입니다.

PFD Frequency Equation

PFD 주파수 fPFDf_{\text{PFD}}는 다음과 같이 계산됩니다: