반응형
안녕하세요.
이번 시간에는 조합논리 회로중 패리티 코드를 발생시켜 오류를 검출하는 회로인 패리티 검사기에 대해 알아보겠습니다.
조합논리 회로에 대해 추가적인 내용으로 아래 포스트를 참조해 주세요~!~
1. 조합논리 회로 VS 순서논리 회로
https://semicircuit.tistory.com/29
2. 전가산기, 반가산기, 덧셈기, 뺄셈기
https://semicircuit.tistory.com/31
3. 비교기
https://semicircuit.tistory.com/32
4. 디코더, 인코더
https://semicircuit.tistory.com/33
5. 멀티플렉서, 디멀티플렉서
https://semicircuit.tistory.com/34
6. 부호변환기 ( 2진수-그레이코드, ASCII 코드)
https://semicircuit.tistory.com/35
7. 패리티 발생기/검사기
https://semicircuit.tistory.com/36
※ 패리티 발생기/검사기
- 비트 그룹에서 오류를 검출하는 방식으로 1인 비트의 개수가 홀수 또는 짝수가 되도록 하기 위해 추가하는 비트이다.
=> 짝수 패리티 : 1의 개수가 짝수가 되도록 부가한다.
=> 홀수 패리티 : 1의 개수가 홀수가 되도록 부가한다.
<구성> - n개의 비트의 오류 검출
(1) 짝수 패리티 방식 : XOR 게이트 n-1개
(2) 홀수 패리티 방식 : XOR 게이트 n-2개, XNOR 게이트 1개
cf) 4비트 패리티 짝수 발생기의 회로
반응형
